AVALIAÇÃO DE CÉLULAS SRAM EM TECNOLOGIA CMOS 32nm
Resumo
Sistemas computacionais necessitam armazenar dados com um bom desempenho. Para alcançar este objetivo é preciso utilizar uma hierarquia de memória para conseguir-se um sistema rápido a um bom custo e alta capacidade. Memórias cache frequentemente são fabricadas na mesma tecnologia do processador para alcançar um bom desempenho. O objetivo deste trabalho é verificar importantes fatores que caracterizam uma célula SRAM (Memória Estática de Acesso Aleatório) como tempos de escrita e leitura, consumo de energia e robustez. São exploradas diferentes arquiteturas na tecnologia de 32nm de alto desempenho. Os resultados mostram que a escolha da melhor célula depende dos requisitos de cada projeto, ressaltando a importância de uma profunda análise de cada célula quanto as características elétricas.Referências
PAVLOV, A.; SACHDEV, M. CMOS SRAM Circuit Design and Parametric Test in Nano Scaled Technologies – Process-Aware SRAM Design and Test. Springer, 2008.
STALLINGS, W. Computer Organization and Architecture – Designing for Performance. 9th.ed. Pearson, 2012.
ROY, C; ISLAM A. Comparative Analysis of Various 9T SRAM Cell at 22-nm Technology Node. IEEE 2nd International Conference on Recent Trends in Information Systems (ReTIS), 2015.
SEMICONDUCTOR INDUSTRY ASSOCIATION – SIA. International Technology Roadmap for Semiconductors 2011 Edition. Disponível em: http://www.semiconductors.org/ clientuploads/directory/DocumentSIA/ITRS_2011ExecSum.pdf. Acesso: Novembro, 2016.
SANDEEP, R.; DESHPANDE, N. T.; ASWATHA, A. R. Design and Analysis of a New Loadless 4T SRAM Cell in Deep Submicron CMOS Technologies. Second International Conference on Emerging Trends in Engineering and Technology, 2009.
CHANG, L.; FRIED, D. M.; HERGENROTHER, J.; SLEIGHT, J. W.; DENNARD, R. H.; MONTOYE, R. K. Stable SRAM Cell Design for the 32 nm Node and Beyond. Symposium on VLSI Technology Digest of Technical Paper, 2005.
CALHOUN, B. H.; CHANDRAKASAN, A. P. A 256-kb 65-nm Sub-threshold SRAM Design for Ultra-Low-Voltage Operation. IEEE Journal of Solid-State Circuits, vol. 42, 2007.
CHANG, I. J.; KIM, J.; PARK, S. P.; ROY, K. A 32 kb 10T Sub-Threshold SRAM Array With Bit-Interleaving and Differential Read Scheme in 90 nm CMOS. IEEE Journal of Solid-State Circuits, vol. 44, 2009.
ZHAO, W.; CAO, Y. New generation of Predictive Technology Model for sub-45nm early design exploration. IEEE Trans. on Electron Devices, vol. 53, 2006.
